Modulnummer

Modulbezeichnung

Titel (englisch)

Pflicht/Wahl

Erklärung

CP

Berechnung des Workloads

Turnus

Dauer

Form

Prüfung

Anforderungen

Lernziele

• Detaillierte Kenntnis des Entwurfsablaufs für integrierte Schaltkreise
• Transformation von Problemen im Entwurf auf Graphenalgorithmen
• Algorithmen im Entwurfsablauf
• Aufwandsabschätzung der eingeführten Algorithmen
• Eigenständige Präsentation von Lösungen (in den wöchentlichen Tutorien)
• Einschätzung der Komplexität von Entwurfsproblemen
• Transformation eines gegebenen Problems auf ein bekanntes und Lösung durch effiziente Algorithmen

Lerninhalte

1. CAD in der Mikroelektronik
2. Hardwaremodellierung und Syntheseproblem
3. Scheduling
4. Binding
5. Boolesche Funktionen und ihre Darstellungen
6. Zweistufige Logiksynthese
7. Mehrstufige Logiksynthese
8. Analyse des Zeitverhaltens
9. Technologieanpassung
10. Sequentielle Schaltungen Insbesondere werden folgende theoretisch/methodische Grundlagen im Zusammenhang dieser Inhalte behandelt:

• Datenstrukturen zur Darstellung und Manipulation Boolescher Funktionen
• Komplexitätstheoretische Betrachtung unterschiedlicher Darstellungen
• Algorithmen zur Bestimmung von Scheduling, Binding
• Effiziente Berechnung kompakter zweistufiger Darstellungen Boolescher Funktionen
• Algebraische Verfahren zur Logiksynthese
• Optimalität der Algorithmen bzgl. der Qualität der Lösung
• Komplexitätstheoretische Betrachtung der Laufzeiten ausgewählter Verfahren

Quellen

G.Hachtel, F. Somenzi: Logic Synthesis and Verifications Algorithms, Kluwer Academic Publishers 1996 G. DeMicheli: Synthesis and Optimization of Digital Circuits, McGraw-Hill, 1994 P. Molitor, C. Scholl: Datenstrukturen und effiziente Algorithmen für die Logiksynthese kombinatorischer Schaltungen, B.G. Teubner Stuttgart, 1999

Sprache

Bemerkung

Zuletzt geändert