

Modulbezeichnung	Entwurf eingebetteter Systeme mit Digitallogik								
Modulverantwortliche(r)	PD Dr. St. Bosse								
Modulart	Pflicht/Wahl <input type="checkbox"/> Wahlpflicht <input checked="" type="checkbox"/>								
Spezialisierungsbereich	Automatisierung und Robotik, Mechatronik, Systemsoftware / Eingebettete Systeme, Produktionstechnik, Raumfahrt-Systemtechnik								
Dauer des Moduls	1 Semester								
Kreditpunkte	6 CP								
Arbeitsaufwand	<table style="width: 100%; border-collapse: collapse;"> <tr> <td colspan="2">Berechnung des Workloads</td> </tr> <tr> <td style="width: 80%;">Präsenz</td> <td style="text-align: right;">56 h</td> </tr> <tr> <td>Übungsbetrieb/Prüfungsvorbereitung</td> <td style="text-align: right;">124 h</td> </tr> <tr> <td style="border-top: 1px solid black;">Summe</td> <td style="text-align: right; border-top: 1px solid black;">180 h</td> </tr> </table>	Berechnung des Workloads		Präsenz	56 h	Übungsbetrieb/Prüfungsvorbereitung	124 h	Summe	180 h
Berechnung des Workloads									
Präsenz	56 h								
Übungsbetrieb/Prüfungsvorbereitung	124 h								
Summe	180 h								
Turnus des Moduls	i. d. R. angeboten alle 2 Semester								
Voraussetzung für die Teilnahme	Keine <input checked="" type="checkbox"/> Folgende								
Lehr- und Lernformen	Seminar <input type="checkbox"/> Vorlesung <input checked="" type="checkbox"/> Tutorium <input checked="" type="checkbox"/> Praktikum <input type="checkbox"/> Projekt <input type="checkbox"/>								
Lernziele	<ul style="list-style-type: none"> • Verständnis der anwendungsspezifischen Digitallogik für den Hardware-Entwurf als Erweiterung und Ergänzung zum Software-Entwurfs • Grundlegende Kenntnisse der Funktionsweise von Digitallogiksystemen • Entwurf und Abbildung von Schaltnetzen auf boolesche Algebra • Kenntnisse über Optimierung von Digitallogiksystemen • Einführung der Register-Transfer-Logik Architektur als wesentliche Architektur und Entwurfsmethode für die Datenverarbeitung • Abbildung von klassischen Programmen auf RTL mit Daten- und Kontrollpfadpartitionierung • Kenntnisse über programmierbare Digitallogikschaltungen (CPLD/FPGA/ASIC) • Fähigkeit zum Modellieren von Digitallogiksystemen und Abbildung von Algorithmen auf RT-Ebene sowie mit der Hardware-Beschreibungssprache VHDL • Aufzeigen der Möglichkeiten der Parallelisierung von Algorithmen durch Digitallogiksysteme • Der Übungsanteil soll die praktische Umsetzung des in der Vorlesung erworbenen Wissens vermitteln und deren Anwendung an Beispielen üben (z.B. Algorithmen auf RTL abbilden mit Verwendung des ReTrO Simulators) 								

Lerninhalte	<ul style="list-style-type: none"> ● Digitallogik, Boolesche Algebra, Boolesche Funktionen ● Konjunktive- und Disjunktive Normalformen, Ableitungen aus Schaltbedingungen ● Technologische Umsetzung mit Transistoren ● Darstellung von booleschen Funktionen und Schaltnetzen mittels grafischer Methoden und Optimierung (KV-Diagramme) ● Systematische Darstellung und Optimierung von booleschen Funktionen mittels Binary Decision Diagrams (BDD) ● Programmierbare Digitallogik für Rapid Prototyping: Systematik und Aufbau Abbildung von Und-Oder-Matrizen auf verschiedene Technologien: RAM/PAL/GAL/CPLD/FPGA/ASIC ● Verwendung von hoch-integrierten Field-Programmable-Gate-Arrays (FPGA) ● Standardzellen-ASIC: Architektur und Entwurfsmethoden ● Hardware-Entwurfsmethodik und Syntheseverfahren im Überblick, Ebenen des Logikentwurfs ● Kombinatorische Logiksysteme ● Sequenzielle Logiksysteme ● Systementwurf mit Register-Transfer-Logik (RTL) Architekturen ● Abbildung von Algorithmen auf Daten- und Kontrollpfade und Umsetzung mittels RTL (+ Scheduling & Allokation des Datenpfades) ● Laufzeitprobleme in elektronischen Systemen oder warum die Formale Verifikation nur graue Theorie sein kann ● Zustandsautomaten (Moore- und Mealy) und ihre Anwendung ● Beschreibung und Modellierung von Digitallogiksystemen mittels einer Hardware-Beschreibungssprache (VHDL)
Prüfungsformen	Erfolgreiche Bearbeitung von Übungsaufgaben und mündliche Prüfung
Literatur	<ol style="list-style-type: none"> 1. Stefan Bosse Anwendungsspezifische (programmierbare) Digitallogik und VHDL-Synthese Skript, 3. Auflage (2012) 2. Michael D. Ciletti Advanced Digital Design with the Verilog VHDL Prentice Hall, (2003) 3. J. Reichardt, B. Schwarz VHDL-Synthese Oldenbourg Verlag (2003)